
The Delphion Integrated View



JP9171500A2: POINTER ADDRESS CONVERTER OF INTERPROCESSOR DATA SHARING CONTROL TABLE

Common external memory sharing system for processors PDerwent - in which entire data is shared between main memory of Title: each processor and external sharing type memory, by transforming shared pointer address in control block [Derwent Record]

2 Country:

JP Japan

®Kind:

Α

ি Inventor:

TANDAI MICHIO; NIIMURA YOSHIAKI:

HITACHI LTD PAssignee:

HITACHI SOFTWARE ENG CO LTD

News, Profiles, Stocks and More about this company

ั®Published://↓

* Filed:

PApplication JP1995000331482

Number:

FIPC Code:

Priority Number:

PAbstract:

G06F 15/16; G06F 3/06;


1997-06-30 / 1995-12-20

1995-12-20 JP1995000331482

PROBLEM TO BE SOLVED: To enable the data block control between plural processors by making a device have a constitution that the pool area that each processor locally has is shared via an external sharing storage part.

SOLUTION: Each processor secures memories 21, 21 for pool area and initializes a control block 23, a data block 24 and a pool control table 22. For the control processing part 30 of an external sharing storage part, the definition information on a pool area is notified and the securing of a pool area 2 is requested. In the address conversion processing part 31

BEST AVAILABLE COPY





within the control part of sharing storage device, the control of an address conversion object location is performed based on the control block length imparted as definition information and pointer positional information. When an interprocessor data sharing processing is further performed, each processor performs the exclusive control specific to the pool area by the unit of a reference/update processing. Therefore, not only a data block but also a control block can be shared by a CPU 10 and a CPU 10.

COPYRIGHT: (C)1997,JPO

None

None







Nominate

this for the Gallery...

© 1997-2004 Thomson

Research Subscriptions | Privacy Policy | Terms & Conditions | Site Map | Contact Us | Hel

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-171500


(43)公開日 平成9年(1997)6月30日

(51) Int.CL ⁶	識別記号	庁内整理番号	FΙ			技術表示箇所
G06F 15/16	350		G06F	15/16	350	
3/06	3 0 1			3/06	301	A
			宋蘭查審	未請求	讃求項の数1	OL (全 4 頁)
(21)出願番号 特願平7-331482		(71)出顧人 000005108				
				株式会社	吐日立製作所	
(22)出顧日	平成7年(1995)12	7年(1995)12月20日		東京都	f代田区神田駿 ?	可台四丁目 6番地
			(71)出顧人	0002330	55	
]	日立ソン	フトウエアエンシ	ジニアリング株式会
				社		
	•					上町6丁目81番地
			(72)発明者			
]	神奈川川	人横浜市中区尾	上町六丁目81番地
				日立ソフ	フトウェアエンシ	ノニアリング株式会
			ļ	社内		
			(74)代理人	弁理士	小川 勝男	
						最終頁に続く

(54) 【発明の名称】 プロセサ間データ共用制御テーブルのポインタアドレス変換装置

(57)【要約】

【課題】本発明は、データブロック管理アルゴリズムを複数のブロセサ間で行えるようにするために、各プロセサがローカルに持つブール領域を外部共有記憶部を介して共有するようにする。しかし、このためには、各プロセサが持つブール領域が配置された主記憶上のアドレスに一致性がないことが問題となる。このため、各プロセサで共有するブール領域内のボインタ部のアドレスを主記憶と外部共有記憶部との間で変換することによりブール領域全体のプロセサ間共用を行うことを特徴とする。【解決手段】複数のプロセサと、これらのプロセサよりバスを介して共有される外部共有記憶部を備えたシステムにおいて、主記憶上に確保したデータとデータを管理する制御ブロック(以下ブール領域と記述する)を外部共有記憶部を介してプロセサ間で共有することを可能とした制御ブロックのアドレス変換装置。



1

【特許請求の範囲】

【請求項1】複数のプロセサと、これらのプロセサより パスを介して共有される外部共有記憶部を備えたシステ ムにおいて、主記憶上に確保したデータとデータを管理 する制御ブロック(以下ブール領域と記述する)を外部 共有記憶部を介してプロセサ間で共有することを可能と した制御ブロックボインタのアドレス変換装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、プロセサ間でのデ 10 ータ共用に利用する。特に、複数のデータを格納する領 域内の各データに対してLRU等のアルゴリズムを使用 して管理する制御ブロックを持つプログラムについて は、プロセサ間でのデータ共用に有効な方式である。

【0002】本発明は、プロセサ間外部共有記憶部にお いて、ブロック長、ブロック数、制御ブロック長、制御 ブロック内のポインタ位置を格納するブール管理テーブ ルと制御ブロックならびにデータブロックを配置し、各 プロセサの主記憶上のブール領域 (ブール管理テーブ のアクセスにおいてポインタ部の内容を主記憶上のプー ル領域アドレスに対応して相対的に変換する仕掛けを設 けることにより、プロセサ間でのデータ共用をLRU等 のデータブロック管理アルゴリズムに基づき行えるよう にするものである。

[0003]

【従来の技術】従来、ブロセサ内部でジョブ間共用に使 用するブール領域を持つデータ共用処理において、ブロ セサ間データ共用を実現しようとする場合、外部共有記 憶部にはデータブロックのみを配置し、更新処理時は外 30 部共有記憶部のデータブロックを更新し、他のブロセサ に対しては当該データブロックが最新になったことを通 知する。

【0004】このとき他プロセサはプロセサ内部のブー ル領域内に同一データブロックが存在すれば当該データ ブロック対応の制御ブロックを無効化するか、外部共有 記憶部内の最新データブロックを取得しなければならな い。参照処理においては外部共有記憶部上のデータが最 新となった通知がなければ、プロセサ内部のブール領域 内の該当データブロックをそのまま使用することができ るが、プロセサ内部のプール領域になければ外部共有記 憶部、ディスクの順に検索しデータを取得することにな る。

[0005]

【発明が解決しようとする課題】従来の技術において、 以下の問題があった。

【0006】各プロセサ内においてはLRU等のデータ ブロック管理アルゴリズムは行われているが、複数のブ ロセサ間でのデータブロック管理はおこなえていない。

【0007】とのため、更新要求のないデータブロック

については外部共有記憶部から使用頻度が高くても追い 出される可能性は高くなってしまう。

[0008]

【課題を解決するための手段】本発明は、データブロッ ク管理アルゴリズムを複数のプロセサ間で行えるように するために、各プロセサがローカルに持つプール領域を 外部共有記憶部を介して共有するようにする。しかし、 このためには、各プロセサが持つプール領域が配置され た主記憶上のアドレスに一致性がないことが問題とな る。

【0009】このため、各プロセサで共有するプール領 域内のポインタ部のアドレスを主記憶と外部共有記憶部 との間で変換することによりブール領域全体のプロセサ 間共用を行うことを特徴とする。

【0010】ブール領域は、データブロックとデータブ ロックを管理する制御ブロック並びにデータブロック 数、データブロック長、制御ブロック長、制御ブロック 内のポインタ部位置情報を持つブール管理テーブルから 成り、1つのメモリ領域として確保され、かつ、外部共 ル、制御ブロック、データブロックをまとめた領域)と 20 有記憶部上に配置される。外部共有記憶部上では制御ブ ロック内のポインタ部はプール領域の先頭を0とした相 対アドレスに変換されて配置される。各プロセサが主記 億上のプール領域を参照・更新する場合、外部共有記憶 部からブール領域の更新部分を主記憶上にポインタ部の アドレスを変換して取り込みデータ検索処理を行うとと もにデータ管理アルゴリズムに基づいて制御ブロック内 のポインタ更新を行う。ポインタ更新により変更した内 容は、ポインタ部のアドレス変換を行い外部共有記憶部 に反映する。

[0011]

【発明の実施の形態】本発明の一実施例について図面を 参照して詳細に説明する。 図1はプロセサ間メモリ共用 におけるシステム構成図である。図2はブール領域内の 内部構造の一例を示す図である。図2において制御テー ブル内に存在するポインタアドレス部が、外部共有記憶 部上では、ブール領域内の相対アドレスとなり、各プロ セサ上においては主記憶上のメモリアドレスとなる。図 2の制御ブロックは固定長でありかつプール管理テーブ ル領域に隣接していなければならない。ブール管理テー ブル内のポインタ位置情報領域PIは制御ブロック内の ポインタ位置を管理する領域であり、複数のポインタを 管理することが可能である。制御ブロック群の論理的な 先頭・終端ポインタについてはアドレス変換の対象外と なるが、論理的な先頭・終端ポインタ格納領域を制御ブ ロックと同一のテーブル形式で作成する、若しくは、相 対ポインタで覚える等で対処できる。

【0012】各プロセサはブール領域用のメモリ21、 21を確保し、制御ブロック23とデータブロック24 並びにブール管理テーブル22の初期化を行う。また、 50 外部共有記憶部の制御処理部30に対しては、ブール領

DESI AVAILABLE COPY

3

域の定義情報を通知しプール領域21の確保要求をする。外部共有記憶装置の制御部内のアドレス変換処理部31では、定義情報として与えられた制御ブロック長CL、ポインタ位置情報PI~PIに基づきアドレス変換対象位置の管理を行う。

【0013】プロセサ間のデータ共用処理を行う場合、 参照・更新処理の単位で各プロセサは当該プール領域に 固有な排他制御を行う。

【0014】CPU10でメモリ上のブール領域21内の制御テーブル23並びにデータブロック24の更新を 10行うと、外部共有記憶部の制御処理部30は、ブール領域の更新部分についてポインタ部PNのアドレス変換を行ったのち外部共有記憶部のブール領域に反映する。

【0015】CPU10がメモリ上のブール領域21を参照する場合、CPU10にて更新された部分であれば、外部共有記憶部の制御処理部30は外部共有記憶部内のブール領域21よりCPU10のブール領域に対しポインタ部PNのアドレス変換をしたのち複写する。

【0016】CPU10がメモリ上のブール領域21を参照する場合、CPU10にて更新がされていなければ、外部共有記憶部20より取り込むことはせずそのままデータ検索処理が行われる。

【0017】以上説明したようにCPU10とCPU1 0とでデータブロックのみでなく制御ブロックも共有で* * きることになり、データブロックをブロセサ間でデータ ブロック管理アルゴリズムにより管理できる。

[0018]

【発明の効果】本発明は、これまでプロセサ内のショブ 間でデータセットの一部のデータをブール領域にて再利 用バッファとして共用する手法を、プロセサ間でのデー タ共用に置き換えてデータの管理アルゴリズムをそのま ま行える。

【図面の簡単な説明】

0 【図1】プロセサ間メモリ共用におけるシステム構成図である。


【図2】 ブール領域内の内部構造を示す図である。 【符号の説明】

10,10…CPU、 20…外部共有 記憶部、21…外部共有記憶部内のブール領域、21, 21…CPU内のブール領域、22…ブール管理テー ブル、23…制御ブロック、 24…データブロック、BL…データブロックのブロック長、 N…制御ブロックの数、CL…制御ブロックのブロック

20 長、M…制御ブロック内に存在するポインタ領域の個数、PI~PI…制御ブロック内に存在するポインタ領域の位置、PN…制御ブロック内に存在するポインタ領域(1制御ブロック内にM個存在する)。

【図1】

図 1



【図2】

図 2

	1]			
	ブロック長B	L ブロック数	N 制御プロック:	長 C L	プ ール	で理
	ポインタ変更	数M ポインタ	夕位置情報 PI、	~ P I	テート	<u>†)v</u> 2 2
		PNT		İ	l	,
			PN	<u> </u>	関弾ス	「ロック
		PNT	P N	1		2 3
		PNI	PN	<u> </u>		<u></u>
ポインタ	アドレス					
					デー	タブロッ
					ク	2 4
Ì						
]		ツク長BL				
1	, _			ļ		

フロントページの続き

(72)発明者 新村 義章

神奈川県横浜市戸塚区戸塚町5030番地 株式会社日立製作所ソフトウェア開発本部内